Finalità del corso

Il corso tratta le moderne metodologie di progetto dei circuiti integrati a larga scala (VLSI) in tecnologia CMOS, con riferimento sia alle architetture circuitali che realizzano le più importanti funzioni logiche e aritmetiche, sia alle tecniche di progettazione assistita ai vari livelli di astrazione. Il corso prevede un ciclo di esercitazioni di laboratorio in un’aula appositamente attrezzata con un congruo numero di stazioni SUN e con software avanzato (sistema OPUS) per la progettazione VLSI. Gli studenti avranno l’opportunità di sviluppare il progetto di una semplice cella circuitale di tipo combinatorio e di una di tipo sequenziale in tecnologia “sea of gates”. Il corso è idealmente integrato dall’insegnamento di “Laboratorio di Elettronica dei Sistemi Digitali”, dove gli studenti potranno sviluppare un progetto di una macrocella funzionalmente completa di assegnate specifiche.

Programma del corso

Tendenze evolutive della Microelettronica. Il mercato mondiale dell’elettronica e dei componenti elettronici. Evoluzione della microelettronica verso livelli crescenti di integra-zione. Legge di Moore. Miniaturizzazione dei componenti elettronici elementari. Requisiti funzionali e prestazioni dei dispositivi elettronici. Contrazione delle geometrie: regole di scaling a tensione e campo costanti. Teoria generalizzata delle regole di scaling. Limiti fisici al processo di riduzione delle dimensioni dei componenti. Illustrazione della “International Technology Roadmap of Semiconductors” (ITRS). Problemi insoluti e problematiche di ricerca e sviluppo industriale. Problematiche di progetto nella microelettronica. Metodologie progettuali semicustom: FPGA, GA, SOG, SC. Metodologie progettuali full custom: progetto basato su macrocelle. Implicazioni economico-finanziarie e industriali della legge di Moore.

Celle digitali in logica statica CMOS. Richiami sulle proprietà dei circuiti digitali e loro parametri rappresentativi. Brevi cenni di tecnologia planare del silicio, con particolare riferimento ai processi CMOS standard ed SOI. Regole di layout. Richiami sul ritardo di propagazione dell’invertitore statico e delle porte logiche CMOS. Considerazioni energetiche. Relazioni ritardo-consumo. Regole di composizione delle logiche statiche CMOS per la realizzazione di funzioni logiche complesse. Logiche pseudo n-MOS. Logiche a pass transistors. Logiche statiche CVSL. Logiche SCL. Memorizzazione dell’informazione in forma statica. Latch e registri statici CMOS: registri SR, JK e D con e senza controllo asincrono. Registri D a interruttori e invertitori, registri statici C²MOS, registri concatenati (chain latch).

Celle digitali in logica dinamica CMOS. Richiami sulle logiche CMOS dinamiche e sulle loro modalità di connessione in cascata. Logiche Domino e Zipper. Il problema della condivisione di carica e sue possibili soluzioni. Logiche C²MOS. Logiche CVSL dinamiche. Connessione in pipeline di logiche dinamiche. Timing a quattro fasi e a due fasi non sovrapposte. Timing a due fasi: logiche NORA. Timing a una sola fase. Latch n-C²MOS e p-C²MOS. Variante “split output” dei latch n-C²MOS e p-C²MOS. Registri dinamici a una sola fase e divisori di frequenza. Latch TSPC-1 e TSPC-2. Applicazioni delle logiche a una sola fase. Il rumore nelle logiche dinamiche. Caratterizzazione dei margini di immunità ai disturbi nelle logiche dinamiche.

Aritmetica computazionale. Sommatore completo in logica CMOS statica e dinamica. Sommatore completo a “pass transistors”. Sommatori seriali in logica statica e dinamica. Architettura dei sommatori paralleli di vario tipo (ripple carry, carry look-ahead, carry select, carry save, carry skip). Analisi delle prestazioni. Moltiplicatore seriale. Moltiplicatore parallelo a matrice. Moltiplicatori paralleli ad albero di Wallace e ad albero binario. Moltiplicatori iterativi. Divisore seriale. Divisore a matrice con e senza ripristino. Divisione iterativa: metodi di Newton e di Goldschmidt. Cenni sul calcolo di funzioni irrazionali e trascendenti: radice quadrata, logaritmo, esponenziale. Standard IEEE-754 sulla rappresenta-zione dei numeri in virgola mobile. Formati dei numeri in virgola mobile in precisione singola, singola estesa, doppia e doppia estesa. Numeri speciali, numeri denormalizzati, non-numeri. Arrotondamento nello standard IEEE-754. Algoritmi di somma, moltiplicazione e divisione in virgola mobile. Condizioni di overflow e di underflow.

Architettura dei microprocessori. Schema a blocchi di un elaboratore digitale su singolo chip a set esteso di istruzioni. Unità di elaborazione e unità di controllo. Struttura dell’unità di elaborazione e descrizione dei blocchi funzionali che la compongono: unità logico-aritmetica (ALU), shifter, registri, porte di ingresso/uscita e bus. Unità di controllo e descrizione dei blocchi che la compongono: registro delle istruzioni, program counter, sequenziatore, microcodice, decodificatore. Architetture a set ridotto di istruzioni (RISC) e loro caratteri-stiche distintive: standardizzazione delle istruzioni, elaborazione in pipeline, tecniche per la rimozione degli interlocks, memoria cache a bordo del processore. Descrizione dell’archi-tettura e dei blocchi funzionali di un tipico microprocessore RISC: il MIPS-X. Formato delle istruzioni. Pipeline del MIPS e sue dipendenze. Registri di bypass. Gestione del coprocessore matematico. Cache delle istruzioni. Controllore di cache: la tag memory e la memoria dei bit di validità. Tecniche di self-timing. Il controllo del processore MIPS: gestione unificata delle eccezioni e dei salti condizionati. Gestione delle occorrenze di cache miss. Architetture superscalari RISC: processori ALPHA, e POWER-PC.

Analisi dei segnali. Introduzione sui segnali analogici, tempo-discreti e digitali. Richiami sulla trasformata tempo-discreta di Fourier. Il teorema di Shannon. Dualismo tempo-frequenza. Trasformata zeta e sue proprietà. Relazione fra trasformata zeta e trasformata tempo-discreta di Fourier. Trasformazione zeta inversa. Trasformazioni lineari fra segnali tempo-discreti. Funzione di trasferimento. Convoluzione reale. Correlazione fra segnali.

Progetto e implementazione di filtri FIR. Filtri a risposta impulsiva finita (FIR) e loro realizzazione. Funzione di trasferimento dei filtri FIR. Caratteristiche dei filtri FIR e loro proprietà in relazione all’esistenza di condizioni di parità dei coefficienti. Specifiche del filtro. Progetto di filtri FIR: il teorema delle alternanze e l’algoritmo di Remez. Implementazione di filtri FIR a mezzo di dispositivi a trasferimento di carica (CCD). Progetto di filtri FIR con MATLAB. Esperimenti implementativi di filtri FIR su DSP TMS320C6711.

Progetto e implementazione di filtri IIR. Filtri a risposta impulsiva infinita (IIR). Funzione di trasferimento dei filtri IIR. Teoremi e criteri di stabilità dei filtri IIR. Realizzazione di filtri IIR in forma canonica, per scomposizione in blocchi serie o parallelo, e a scala. Richiami sui filtri analogici. Approssimazione ai filtri analogici: filtri di Butterworth, di Tschebyscheff, di Bessel ed ellittici. Conversione di un filtro analogico in un filtro a valori tempo-discreti: il metodo della risposta impulsiva invariante e sua estensione ai filtri dotati di zeri. Il metodo della trasformazione bilineare. Implementazione di filtri IIR a mezzo di integratori a condensatori commutati. Effetti di quantizzazione: precisione, instabilità, cicli limite. Progetto di filtri IIR con MATLAB. Esperimenti implementativi di filtri IIR su DSP TMS320C6711.

Testi consigliati

1. J. M. Rabaey: Digital Integrated Circuits -- A Design Perspective, Prentice Hall International, 1996.

2. N. Weste, K. Eshraghian: Principles of C-MOS VLSI Design, Addison-Wesley, 1992.

3. J. Hennessy, D. Patterson: Computer Architecture. A Quantitative Approach, Morgan Kaufmann, 1990.

4. A. Antoniou: Digital filters: analysis and design, McGrow Hill, 1979.

4. E. Franchi Scarselli, L. Selmi: Esercizi d'Esame di Elettronica Digitale, Patron Editore, 1998.

Modalità di svolgimento dell’esame

Nell’anno accademico 2003-04, il corso di Elettronica dei Sistemi Digitali per gli studenti fuori corso del vecchio ordinamento si comporrà di due moduli del nuovo ordinamento: Elettronica dei Sistemi Digitali LS e Laboratorio di Elettronica dei Sistemi Digitali LS. Le modalità di svolgimento dell'esame rimarranno le stesse degli anni passati, ovvero:

1) Lo studente potrà sostenere la prova di esame su tutti i contenuti del corso di Elettronica dei Sistemi Digitali;

2) Lo studente potrà sviluppare il progetto di un modulo di microprocessore e discutere il suo elaborato in sede di esame, dopo avere superato una prova intermedia consistente nella realizzazione di una porta logica e di un registro in logica CMOS statica o dinamica.

Le lezioni avranno inizio il giorno 26 Gennaio alle ore 11:00 in aula 6.1.

La prova intermedia si svolgerà nei giorni 4 e 5 marzo 2004.