CLK: Clock di sistema | |
ADDRESS_BUS [0 to 7] : Bus indirizzi | |
DATA_BUS [0 to 7] : Bus dati | |
BUSY : Segnalazione di trasmissione in corso | |
TR_ERROR : Segnala il presentarsi di una inconsistenza nel protocollo di trasmissione, che dovrà essere segnalata anche all'esterno per consentire la sincronizzazione dei dispositivi. |
PP_DATA [0 to 7] : Bus dati (Dalla PCB al PC) |
PP_Handshake_out (Dalla PCB al PC) |
PP_Handshake_in (Dal PC alla PCB) |
1 2 3 4 PCB/FPGA : ---------____________------------------La PCB (quando ha un dato da trasmettere) pilota le linee dati, ed attiva il segnale di strobe PP_HANDSHAKE_OUT. (fase 1)
PC : ------------____________---------------
Linee Dati : ---------DATO__VALIDO-----------------
---------+--+--------+--+-----------> t
Microelectronics Group Home Page | Staff |
Research Activities | Teaching Activity |
Publications | Local Stuff |
DEIS Home Page | University of Bologna Home Page |